Motore di ricercain
Orario scolastico
Piano dell'Offerta Formativa

Edscuola Press

...

Gallerie Fotografiche

Flag counters

Note sull'uso del linguaggio Verilog HDL

Si presenta la prima dispensa del corso sul linguaggio Verilog, con particolare riferimento alla descrizione delle reti combinatorie e del flip-flop.
12 settembre 2009 - Massimo Zandri

1 Concetti generali
    1.1 Moduli

Snapshot del risultato di una simulazione di rete logica.


2 Azioni procedurali e reti combinatorie
    2.1 begin ... end
    2.2 @
    2.3 # 
    2.4 if .. then .. else
    2.5 case
    2.6 always
    2.7 initial
    2.8 wait
    2.9 Esempi

 

3 Azioni procedurali e reti sequenziali
    3.1 Assegnamento bloccante e non bloccante 
    3.2 Dedurre un latch
    3.3 Esempi

Allegati

  • Massimo Zandri
    Si presenta il linguaggio Verilog HDL con particolare riferimento alla descrizione delle reti combinatorie e ai flip flop.

    Licenza: CC Attribuzione - Non commerciale - Non opere derivate 3.0

    PDF logoIl documento è in formato PDF, un formato universale: può essere letto da ogni computer con il lettore gratuito "Acrobat Reader". Per salvare il documento cliccare sul link del titolo con il tasto destro del mouse e selezionare il comando "Salva oggetto con nome" (PC), oppure cliccare tenendo premuto Ctrl + tasto Mela e scegliere "Salva collegamento come" (Mac).
Codice HTML 4.01 Strict valido Codice CSS valido (versione 2.1) Google PageRank Checker ITIS "Enrico Mattei" via Luca Pacioli, 22 - 61029 Urbino [PU] Tel. 0722 328021 Fax 0722 320179 - PSTF01000N Scrivi all'ITIS Mattei
Portale realizzato a cura del Dipartimento di Informatica dell'ITIS "Enrico Mattei" - Urbino