Note sull'uso del linguaggio Verilog HDL
Si presenta la prima dispensa del corso sul linguaggio Verilog, con particolare riferimento alla descrizione delle reti combinatorie e del flip-flop.
12 settembre 2009 - Massimo Zandri
1 Concetti generali
1.1 Moduli
2 Azioni procedurali e reti combinatorie
2.1 begin ... end
2.2 @
2.3 #
2.4 if .. then .. else
2.5 case
2.6 always
2.7 initial
2.8 wait
2.9 Esempi
3 Azioni procedurali e reti sequenziali
3.1 Assegnamento bloccante e non bloccante
3.2 Dedurre un latch
3.3 Esempi
Allegati
-
Note sul linguaggio Verilog, prima parte (150 Kb - Formato pdf)Massimo ZandriSi presenta il linguaggio Verilog HDL con particolare riferimento alla descrizione delle reti combinatorie e ai flip flop.Copyright © Massimo Zandri
Licenza: CC Attribuzione - Non commerciale - Non opere derivate 3.0
Il documento è in formato PDF, un formato universale che può essere letto da qualunque computer con il lettore gratuito "Acrobat Reader". Per salvare il documento basta cliccare sul link del titolo con il tasto destro del mouse e selezionare il comando "Salva oggetto con nome" (PC), oppure cliccare tenendo premuto Ctrl + tasto Mela e scegliere "Salva collegamento come" (Macintosh).
Copyright © Massimo Zandri






